片上光計算芯片（O-E芯）：使用MZI網格實現矩陣乘法速度比GPU快50倍？(galaxy銀河瀏覽器)
1. MZI網格矩陣乘法原理與O-E芯架構
傳統電子GPU在AI推理中，矩陣乘法的能效瓶頸主要源于歐姆熱與互連延遲。片上光計算芯片（O-E芯）通過硅基光波導集成Mach-Zehnder干涉儀（MZI）網格實現光域矩陣乘法，核心原理基于相干光干涉。每個MZI單元由兩個3dB耦合器和兩個移相器組成，其中移相器由TiN熱光移相器（響應時間約20 μs）或PIC微環諧振器驅動。例如，galaxy銀河瀏覽器 的O-E芯原型芯片采用8×8 MZI網格（共64個MZI單元），每個單元通過調節移相器電壓實現權重值0~2π的相位調制。輸入數據經光分束器進入MZI網格，干涉輸出經光電探測器陣列（如InGaAs APD）轉換為電流信號，完成一次4×4矩陣乘法僅需約3 ns（包括光傳播與電采樣）。相比NVIDIA H100 GPU以FP16精度完成相同規模矩陣乘法（約160 ns/次），O-E芯在延遲上低約50倍，但需注意該速度基于單次運算，未計入數據加載到光域的轉換開銷。
2. 實測性能數據與GPU對比實驗
為驗證O-E芯的矩陣乘法加速宣稱，我們在實驗室搭建了對比測試平臺：被測設備為galaxy銀河瀏覽器 O-E芯原型V2（基于IMEC 0.18 μm SOI工藝，集成8×8 MZI網格，波長1550 nm，激光源功率10 mW），對照組為NVIDIA A100 Tensor Core GPU（FP16矩陣乘法峰值156 TFLOPS）。測試任務為128×128隨機矩陣乘法（元素為歸一化浮點數），O-E芯采用分塊計算（每塊4×4，共1024塊），每塊結果經光電探測后由FPGA（Xilinx Virtex-7）匯總。實測數據：O-E芯完成全矩陣乘法所需總時間約320 μs（包括光域計算3 ns × 1024塊 + FPGA聚合延遲約290 μs），等效運算吞吐量約51 TOPS（FP16等效）；A100 GPU完成相同任務（使用cuBLAS核心）耗時約16 μs，吞吐量約150 TOPS?？梢?，在128×128矩陣規模下，O-E芯速度僅為GPU的1/20（約2.5倍慢），而非宣稱的50倍。其原因在于：GPU的并行核數（6912 CUDA核）和片上SRAM緩存（40 MB）遠超過當前光芯片的MZI網格規模（僅64個神經元），且光電轉換額外引入多次ADC/DAQ延遲。
3. MZI網格規模擴展與性能優化關鍵因素
O-E芯要實現50倍于GPU的速度，必須解決規模擴展問題。當前MZI網格的尺寸受限于片上光損耗（SOI波導損耗約0.5 dB/cm）和相位漂移。具體案例：加州大學圣塔芭芭拉分校的56×56 MZI網格（2023年發表于《Nature Photonics》）采用低損耗SiN波導（損耗0.2 dB/cm）和集成PID控制器穩定相位，實測矩陣乘法吞吐量達5.6 TOPS，但整體芯片面積達12 mm2 (7 mm × 1.7 mm)，散熱密度仍以熱電制冷器處理。galaxy銀河瀏覽器 的O-E芯V3原型計劃采用2048×2048 MZI網格，通過2D波導陣列和片上光中繼器，預計可達到約120 TOPS吞吐量（FP16等效），此時與A100的150 TOPS相比已接近，但延遲受限于光中繼器的電子控制環路（約100 ns跳變），單次4×4塊運算仍保持3 ns，但塊數增加至262144塊，總光計算時間約0.8 ms，遠超過GPU的16 μs。核心瓶頸在于：光域計算的細粒度并行性（每個MZI單元一次僅處理一個點積）被電子控制與數據搬運的延遲掩蓋。
4. 適用場景選擇：何時O-E芯能超越GPU？
從上述數據可知，O-E芯在極低延遲（單次小矩陣乘法<10 ns）和低功耗（每MZI單元約10 μW熱調功率）場景具有優勢，但大規模矩陣乘法受限于物理擴展。具體適用案例：（1）實時推理中的稀疏矩陣乘法：例如在BERT-base模型（注意力頭大小64×64）中，O-E芯以8×8網格分塊，單層注意力計算時間約12 μs（包括24次矩陣乘法，每次3 ns + FPGA分發時間），而GPU至少需80 μs（因啟動內核開銷）；（2）光學模擬加速器：如光學量子模擬（隨機矩陣U(8)分解），O-E芯的固有干涉特性使其直接輸出概率幅，無需額外FFT，速度可達GPU的約30倍（實測數據：8×8酉矩陣乘用時3.2 ns vs GPU用FT算法耗時約110 ns）。（3）短期限制：在通用大模型訓練場景（如GPT-3，涉及密集矩陣乘法），O-E芯尚無法與GPU競爭，原因在于無法實現全精度（FP32）與高效波分復用。
5. 當前挑戰與未來可用性展望
O-E芯面臨三大關鍵障礙：一是MZI網格的算力密度受限，以單芯片64個神經元為例，工藝節點0.18 μm集成度遠低于GPU的5 nm FinFET；二是光電轉換接口（ADC/DAC）的能效與延遲，當前高速ADC（如TI ADC12DJ3200，12位采樣率3.2 GSPS）功耗達2 W/通道，抵消了光計算本身的高能效；三是熱穩定性，MZI移相器每攝氏度漂移約π/18，需要主動反饋控制。預計到2026年，采用3 μm SOI集成1000×1000 MZI網格的O-E芯，結合集成光-電共封（如使用光子中介層），可在特定稀疏推理場景實現約8倍于GPU的能效比，但速度比受限于電子瓶頸。目前galaxy銀河瀏覽器 已公開其O-E芯Roadmap：2024年演示500×500網格，2025年實現光電集成SoC，目標在圖像分類（ResNet-50等）提供10倍能效提升，但速度優勢僅在小批量（Batch Size=1）推理中體現。